Nghiên cứu, thiết kế IP CORE có chức năng phát hiện và bảo vệ tấn công từ chối dịch vụ DDOS ở layer 3&4 trên công nghệ FPGA

Abstract

Đề tài tập trung thực hiện thiết kế IP CORE DDoS-Defender trên nền tảng công nghệ FPGA nhúng trên board Virtex6-ML605. Kèm với đó là quy trình thiết kế DDoSDefender core sử dụng ngôn ngữ lập trình verilog, sơ đồ khối tổng quát hệ thống, chi tiết chức năng nhiệm vụ của từng module. Kết nối giữa các module với nhau, tích hợp và kiểm tra hoạt động của core trên môi trường thực tế. Đánh giá kết quả nhúng core DDoS Defender vào hệ thống, và kết quả của core khi hoạt động trên môi trường thực tế. Đưa ra các thông tin cần thiết gói tấn công như là: Địa chỉ IP nguồn, Địa chỉ IP đích, Port nguồn, Port đích, loại tấn công, các giao thức mạng sử dụng của gói tin như UDP, TCP (protocol); DDoS Defender System có nhiệm vụ nhận biết các gói tin trên mạng đi qua nó, phát hiện các cuộc tấn công SYN Flood – UDP Flood và giám sát, hiển thị thông tin của cuộc tấn công lên một bảng thông báo.